低電圧相補型 金属-酸化物-半導体（LVCMOS）は、CMOSデジタル集積回路の低電圧な品種である。
概要 より良い性能と低コストを実現するために半導体メーカーは、集積回路のデバイスの幾何学的構造を縮小した。 その縮小にともなって、トランジスタの同じ基本的な動作特性を維持するために関連する動作電圧も縮小する必要がある。 半導体技術の進歩に伴い、5V未満のデジタル論理レベルに対して、LVCMOSの電源電圧と電圧を低減するためのインタフェース標準は、Joint Electron Device Engineering Council (JEDEC)によって定義されてきた。
ロジックレベル [V] 許容誤差 [V] 許容誤差 [%] 出典と注意点 5.0 V +/-0.5 V +/-10.0% 参考としてTTLの標準を示す。LVCMOSではない。 3.3 V +/-0.3 V +/-9.09% JESD8C.01 2.5 V +/-0.2 V +/-8.00% JESD8-5A.01 JESD80 1.8 V +/-0.15 V +/-8.33% JESD8-7A JESD76 1.5 V +/-0.1 V +/-8.33% JESD8-11A.01 JESD76-3 1.2 V +/-0.1 V +/-8.33% JESD8-12A.01 JESD76-2 1.0 V +/-0.1 V +/-8.33% JESD8-14A.01 0.9 V +/-0.045 V +/-5.00% 0.8 V +/-0.04 V +/-5.00% 0.7 V +/-0.05 V +/-7.14%
出典